Aller au menu Aller au contenu
Le laboratoire
Le laboratoire
Le laboratoire

> Le laboratoire > Actualités

Soutenance de thèse de Mme Julie ROUX

Publié le 14 décembre 2021
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In

Vincent Beroulle, Katell Morin-Allory et Lilian Bossuet ont le plaisir de vous convier à la soutenance de thèse de Julie Roux

Soutenance_Roux

Soutenance_Roux

Evaluation de la sûreté des systèmes aéronautiques grâce aux plateformes virtuelles
Thèse en collaboration avec THALES et Aedvices

La soutenance aura lieu : 

le vendredi 7 janvier à 14h30
ESISAR Amphi A042

 

!!! Le pass sanitaire sera demandé pour assister à la soutenance !!!
Une visio sera disponible : voir l'invitation ZOOM ci-dessous.

Résumé : Les systèmes embarqués critiques sont soumis à des standards très stricts. Les analyses de sûretés de ces systèmes sont souvent effectuées empiriquement, et s’appuient sur l’expérience des ingénieurs. Faire des analyses de sûretés non automatisées sur des systèmes complexes est un enjeu majeur qui conduit les ingénieurs à supposer systématiquement le pire cas. De ce fait, les contremesures sont surdimensionnées.
Beaucoup de techniques d’évaluation de la robustesse des systèmes matériels fondées sur la simulation d’injection de fautes existent au niveau transfert de registre (RTL). Avec ces techniques, la robustesse est évaluée en comparant le circuit fauté et le circuit de référence. Ces méthodes ne prennent pas en compte la spécification du système, et l’environnement (ex : logiciel). De plus, elles demandent beaucoup de temps de simulation pour des circuits complexes. Par ailleurs, des solutions de simulation de fautes haut-niveau ou multi-abstraction ont été proposées, mais ne prennent pas en compte la spécification et l'environnement système. La simulation est accélérée au détriment du réalisme. Dans cette thèse, nous présentons un flot itératif multi-abstraction pour évaluer la robustesse des circuits complexes. Le flot proposé prend en compte la spécification, l’environnement, et propose une technique d’évaluation du réalisme des modèles de haut-niveau. Ce flot suit la logique des flots de développement top-down traditionnelles, et les recommandations des standards. La première étape du flot est une simulation de haut-niveau conduisant à l’extraction de propriétés critiques pour chaque bloc. Ces propriétés sont réutilisées dans l’étape de simulation RTL afin d’obtenir une classification des fautes. Enfin, une étape de co-simulation nous permet de définir des métriques quantifiant la qualité du modèle. Cette thèse propose une approche itérative pour utiliser ce flot : les premières rondes permettent d’obtenir une évaluation rapide du réalisme du modèle haut-niveau et une première classification des fautes, la dernière ronde permet d’avoir une classification de fautes RTL précise. L’approche a été appliquée à un cas d’étude dans le contexte aéronautique.

--------------------

Title: Safety Evaluation of Aircraft Systems using Virtual Platforms

Abstract: Embedded systems in critical applications are constrained by very strict standards, but safety analysis of these systems is often empirical and mainly relies on the engineers experience. Performing empirical analyses on complex designs is a major challenge that leads engineers to make very pessimistic assumptions and consequently to over-design multiple countermeasures.
Many fault injection techniques have been developed to evaluate the robustness of Register Transfer Level (RTL) hardware designs. With these techniques, robustness is evaluated by comparing the faulty circuit outputs with the circuit specifications or golden RTL fault-free simulations. However, these techniques are too circuit centered. Besides with complex hardware designs, fault simulations become very time-consuming. Some high-level or cross-layer fault injection techniques has been proposed, but none of them propose to take into account the specification. Furthermore, high-level fault simulation is fast to the detriment of the realism. In this thesis, we present a a new iterative cross-layer robustness analysis taking into account the overall critical system specifications andverifying the realism of high-level models. This flow is consistent with the traditional top-down flow and in compliance with standard recommandations. The first step of the flow is a high-level fault simulation that leads to extract critical parameter ranges. Then, these ranges are used to evaluate the robustness of each RTL block in the circuit. In the last step, we compute some metrics reflecting the realism of the high-level models. According to these metrics,we can determine if the high-level models must be improved. The thesis proposes an approach using this flow, based on a first round “quick and dirty” that permits to obtain an early evaluation of the high-level model, and a last round accurate to obtain a classification of RTL faults. We apply this flow to a case study of a real airborne system.

Les membres du jury délibérants seront :
Olivier Sentieys, Professeur des Universités, Université de Rennes
Sébastien Pillement, Professeur des Universités, Université de Nantes (Rapporteur)
Arnaud Virazel, Professeur des Universités, Université de Montpellier II (Rapporteur)
Régis Leveugle, Professeur des Universités, Université Grenoble Alpes.


Participer à la réunion Zoom
https://grenoble-inp.zoom.us/j/96757531413
ID de réunion : 967 5753 1413
Code secret : 661825
Une seule touche sur l’appareil mobile
+33170372246,,96757531413#,,,,*661825# France
 


A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In

mise à jour le 16 décembre 2021

LCIS
50, rue Barthélémy de Laffemas
BP54 26902 VALENCE Cedex 09 France
Tél : +33 (0)4 75 75 94 49  
 

République Française        
Université Grenoble Alpes